PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-003503

(43)Date of publication of application: 08.01.1988

(51)Int.CI.

H03F 3/45 H01L 29/78

(21)Application number: 61-146735

.....

(71)Applicant: SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

23.06.1986


(72)Inventor: KOBAYASHI KENICHI


(54) DIFFERENTIAL AMPLIFIER CIRCUIT


(57)Abstract:

PURPOSE: To control an offset voltage of a differential amplifier circuit by an IC on—chip freely by employing a transistor whose threshold value is variable for at least one of two input MIS TRs.

CONSTITUTION: The TR whose threshold value is variable is used for at least one of the two input MIS TRs of the differential amplifier circuit and the threshold voltage of the TR is changed to change the offset voltage. The threshold variable TR is a TR used for an electrically writable read only memory EPROM or an electrically writable/erasable read only memory E2PROM or the like, and an electric charge is injected to floating gates 3,4 and the acquisition level of the insulation film boundary is changed to vary the threshold value of the TR freely depending on the injected charge quantity.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-3503

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和63年(1988) 1月8日

H 03 F 3/45 H 01 L 29/78 H 03 F 3/45

3 7 1

A-6628-5J 7514-5F

Z - 6628 - 5 J

審査請求 未請求 発明の数 1 (全4頁)

🕄 発明の名称

差動増幅回路

②特 顧 昭61-146735

塑出 願 昭61(1986)6月23日

⑫発 明 者 小 林

健 一

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

⑪出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

砂代 理 人 弁理士 最 上 務 外1名

明 田 古

1. 発明の名称

差動增幅回路

2. 特許請求の範囲

MISトランジスタ入力差動増幅回路において、 2つの入力MISトランジスタの少なくとも1つ を、しきい値可変なトランジスタとしたことを特 徴とする等動換幅回路。

3. 発明の詳細な説明

〔産菜上の利用分野〕

この発明は、差動増幅回路に関し、特にオフセット電圧を! C オンチップで変えられるようにした差動増幅回路に関する。

(発明の概要)

この発明は、MISトランジスク入力差動増幅 回路において、2つの入力MISトランジスタの 少なくとも一方を、IC製造後にしきい値が自由 に変えられるトランジスタとすることによって、 この差動地幅回路のオフセット電圧をICオンチップで自由にコントロールするようにしたものである。

(従来の技術)

しかし、現実の回路はそれぞれ有限の値を持ち、特にオフセット電圧は、トランジスタ、抵抗等のバラツキによりほぼ不可避的に発生し、ドリフト、温度特性が大きいため、積極的に利用する例はほとんど無かった。第2図回には従来のオフセット電圧調整回路の一例を示す。この回路では、負荷抵抗5.6のバラツキ、あるいは入力トランスタ11.12のバラツキにより発生するオフセットを変低抗11aにより、入力2側のバイアス電流値を変化させることによって調整している。

この回路では、抵抗11a、11b、11cの温特により、オフセット電圧の温特はゼロにはならない。 第2図心には、CMOS型差動増幅器の例を示す。 この回路を! C (集積回路) 化した場合は、 p チャンネルトランジスタ12.13 及び n チャンネルトランジスタ14.15 のそれぞれのトランジスタサイズをそろえることによってオフセット電圧の発生はおさえられる。また、意図的にオフセットを けける場合は、 負荷となる p チャンジスタサイズ スタのしきい値を変えたり、 トランジスタサイズ を変えたりするか、ドライバとなる n チャンネルト電圧を発生させることができる。

(発明が解決しようとする問題点)

しかし、この場合でもオフセット電圧は設計段 階で決まり、!C化後のオフセット電圧を自由に 変えることは不可能であった。

(問題点を解決するための手段)

上記問題点を解決するため、本発明は、差動増 幅回路の2つの入力MISトランジスタの少なく とも一方を、しきい値が可変であるトランジスタ とし、このトランジスタのしきい値を変えること によってオフセット電圧を変化させるようにした。

本発明の登動地幅器は、ICオンチップでオフセット電圧を変化させることができ、原理的にこのオフセットの温度特性がゼロにできる。

(実施例)

以下に本発明の実施例を図面に基づいて詳細に説明する。

第1図回は本発明のオフセット電圧可変差動均

しきい値電圧可変なトランジスタとは、例えば EPROM(電気的に書き込み可能な読み出し羽 用メモリ)やE・PROM(電気的に書き込み可能な読み出し羽 去可能な読み出し専用メモリ)等で使われて。 がっよいで電荷を注入した。 ないできるものである。 にとができるものである。 は、現在とに なができるものである。 は、現底に でながったときに はれるトンネル電流を利用した。 なチャンネル中にホットエレクトロンを発生される のチャンネル中にホットエレクトロンを発生すし たものである。

(作用)

しきい値可変なトランジスタを差動増幅回路の 2 つの入力MISトランジスタの少なくとも一方 に使用すれば、ICオンチップでの入力MISト ランジスタのしきい値電圧の制御が可能である。 しきい値に例えば△Vの差をつけたとすれば、差

幅回路を抵抗負荷型遊動増幅回路で実現した例である。5、6は負荷抵抗、1、2はしきい値可変なトランジスタ、3、4は、先に述べた絶縁限境界の補便単位、又は浮遊ゲートを示したものでえる。入力によってでは入し、しきがけの遊があれば、入力電圧に△Vではだけの遊がある。入力により、出力が反転、または増幅のようなの遊り、出力が反転、または増加が大いため、この遊動増幅回路△Vではだけのができる。第1図(i)、(c)はそれである。

いずれの場合も、入力の2つのMISトランジ・スクを、しきい値可変なトランジスクとしているところが本発明の重要な点である。言うまでもないが図では、入力の2つをしきい値可変なトランジスタにしているが、片方でも良い。本発明の回路のオフセット電圧の温特に関しては、原理的にゼロである点もこの回路のすぐれた点で、これは

オフセット電圧が、しきい値の差を利用している ためである。

第3図には、本発明を利用した定電圧回路の回路例を示した。図中の16は、本発明の差勢増幅回路である。第4図は抵抗17と18によって、負帰還の量を変え、出力電圧が抵抗値により、オフセット電圧の係数倍出るようにしたもので、相方の回路共に温度係数はゼロで、温度が変化しても出力は一定に保たれる。また、ICチップ上での調整が可能である。

第5図は、本発明の回路を定電圧レギュレータ に応用した例で、オンチップで出力電圧を変化させることができる。

また図では示さなかったが、その他レベル検出器、ADコンバータ等にも応用可能で、オンチップで電圧が変えられる点及び温度特性持たない点においてすぐれている。

(発明の効果)

本発明は、以上述べたように、差動地幅回路の オフセット電圧を I C オンチップで変えることが

9,10・・・負荷nチャンネルデプレッショントランジスタ

lla, b, c・・・パイアス抵抗

12.13 ・・・負荷ァチャンネルトランジスタ

14.15 ・・・入力トランジスタ

17.18 · · · 分割. 帰還抵抗

19・・・リファレンス電圧発生回路

20・・・出力トランジスタ

以上

出願人 セイコー電子工業株式会社

代理人 弁理士 最 上 務(他1名)

出来、このオフセット電圧が温度に対して安定している点で効果がある。

4. 図面の簡単な説明


第1図回は、オフセット電圧可変の抵抗負荷型差別地幅器の回路図、第1図回は、オフセット電圧可変の抵抗負荷電圧可変のCMOS型差別増幅器の回路図、第1図回は同じくオフセット電圧可変のEDMOS型差別増幅器の回路図、第2図回、回は、オフセット電圧可変差別増幅器を使った定電圧回路図、第4図は、オフセット電圧可変差別増幅器を使った回路の回路図、第5図は、オフセット電圧可変差別増幅器を使った四路図である。

1. 2・・・しきい値可変トランジスタ


3. 4・・・電荷の捕獲中心又は浮遊ゲート

5. 6··· 負荷抵抗


7. 8 ・・・負荷pチャンネルトランジスタ



オフセット電圧可愛差抗負荷型差勤増幅器の回路図 第 | 図 (A)




オフセット電圧可変CMO S型差動増幅器の回路図 第 1 図 (b)




オフセット電圧可変 E D M O S型差動増福器の回路図 第 | 図 (C)


特開昭63-3503 (4)




オフセット電圧を変える従来の回路図 第 2 図 (2)




オフセット電圧を変える従来の回路図 第 2 図 (b)



オフセット電圧可変差動措編器を使った定電圧回路の回路図 第 3 図



オフセット電圧可変差動増幅器を使った定電圧回路の回路図 第 4 図



オフセット電圧可変差動増幅器を使った 学園定定電圧レギュレータの回路図 第 5・図